Pin ograničenja, sheme i hardverske revizije

Naziv signala postaje fizički hardver kroz lanac artefakata. Razumijevanje tog lanca jedna je od najprenosivijih lekcija FPGA razvoja.

Od mreže na shemi do Verilog porta

mreža na shemi pločice
     |
     v
PCB vod / kuglica FPGA pakiranja
     |
     v
LPF LOCATE + IOBUF ograničenje
     |
     v
Verilog port najviše razine
     |
     v
projektni modul / periferija
     |
     v
ponašanje vidljivo softveru

Primjerice, SD takt nije „pin SD takta” samo zato što se Verilog signal zove sd_clk. Ispravan SD takt postaje tek kada odgovarajući LPF mapira taj port na kuglicu pakiranja koju odabrana revizija PCB-a vodi do signala utora/noseće pločice.

ULX4M-LD raspored pinova

ULX4M-LD raspored pinova - FPGA dodjele pinova na Waveshare CM4 nosećoj pločici.

Hazard3-Doom datoteke ograničenja

Važne projektne datoteke uključuju:

third_party/Hazard3/example_soc/synth/fpga_ulx4m_ld.lpf
third_party/Hazard3/example_soc/synth/fpga_ulx4m_ld_v002.lpf
third_party/Hazard3/example_soc/synth/fpga_ulx4m_ls.lpf
bootloader/data/top-ulx4m-v002.lpf

Doom SoC i DFU bootloader različiti su FPGA dizajni pa ne moraju izlagati ista imena signala najviše razine čak ni kada ciljaju istu fizičku pločicu.

LD LPF sadrži mnogo više od lokacija: primjenjuje DDR3 SSTL I/O tipove, terminaciju/diferencijalne postavke, podatke o frekvenciji oscilatora, uobičajena LVCMOS ograničenja i mapiranje pinova specifično za pločicu. Tretirajte ga kao izvršivu hardversku dokumentaciju. Disciplina revizija ——————-

Za svaku ULX4M pločicu zabilježite LS/LD varijantu, PCB reviziju, puni FPGA dio i memorijsku populaciju. Dvije pločice nazvane „ULX4M-LD” mogu zahtijevati različite DDR3 profile.

Kada se upstream izvori ne slažu, zabilježite neslaganje i potražite razlog: prototip, starija revizija, alternativni BOM, druga grana ili zastarjela dokumentacija. Crowd Supply primjerice opisuje Micron MT41K512M16HA-125 1-GiB LD, upstream priručnik navodi MT41K256M16TW-107 512 MiB, a Hazard3-Doom dodatno podržava Alliance AS4C256M16D3 profil.

Razlike među izvorima također su podatak

Kada se dva izvorna izvora ne slažu, nemojte skrivati razliku. Zabilježite je i potražite razlog: starija revizija, prototip nasuprot proizvodnji, alternativni BOM, nepodudaranje grane ili zastarjela dokumentacija.

Projekt trenutačno ima konkretan primjer. Crowd Supply stranica opisuje Micron MT41K512M16HA-125 LD konfiguraciju od 1 GiB, dok jedna stranica izvornog LD priručnika navodi MT41K256M16TW-107 od 512 MiB, a Hazard3-Doom dodatno podržava Alliance AS4C256M16D3 profil. Ispravan izbor za izgradnju je dio na stvarnoj pločici, a ne prva otvorena web-stranica.

Korištenje lokalne kopije sheme

Repozitorij sadrži lokalnu kopiju ULX4M sheme za razvojnu referencu:

ULX4M sheme (lokalna kopija)

Također sadrži Alliance DDR3 podatkovni list korišten pri radu s alternativnom memorijom:

Alliance AS4C256M16D3 podatkovni list (lokalna kopija)

Te su datoteke korisne reference, ali podrijetlo grane/revizije i dalje je važno. PDF u repozitoriju nije dokaz da svaka fizička pločica odgovara toj reviziji sheme.

Kontrolni popis prije promjene pina

  1. Odredite točnu ciljnu pločicu/reviziju.

  2. Pronađite signal u odgovarajućoj shemi.

  3. Potvrdite FPGA kuglicu pakiranja i I/O banku.

  4. Provjerite potreban napon i I/O standard.

  5. Ažurirajte ispravan LPF, a ne slično nazvanu prototipnu datoteku.

  6. Potvrdite smjer i širinu Verilog porta najviše razine.

  7. Izgradite uz ozbiljno razmatranje upozorenja.

  8. Testirajte fizičku funkciju na hardveru.

  9. Ako promjena utječe na zajedničku sabirnicu, provjerite vlasništvo i stanja mirovanja.

  10. Zabilježite reviziju/profil korišten za rezultat provjere.

Taj je postupak sporiji od kopiranja broja pina s foruma, ali mnogo brži od kasnijeg otklanjanja električki nemogućeg dizajna.

Vanjski ULX4M izvori